<?xml version="1.0" encoding="UTF-8"?><!DOCTYPE wml PUBLIC "-//WAPFORUM//DTD WML 1.1//EN" "http://www.wapforum.org/DTD/wml_1.1.xml">
<wml>
<head> 
<meta http-equiv="Expires" content="0"/> 
<meta http-equiv="Cache-Control" content="no-cache"/> 
<meta http-equiv="Pragma" content="no-cache"/> 
</head>
<card title="SiFive如何满足多元需求？揭秘新思科技HAPS的神助攻_砍柴网">
	<p><a href="https://wap.ikanchai.com/">首页</a> &gt; <a href="https://wap.ikanchai.com/?action=category&amp;catid=5">科技快报</a> &gt; <a href="https://wap.ikanchai.com/?action=category&amp;catid=16">业界</a> &gt; </p>
	<p align="center"><big>SiFive如何满足多元需求？揭秘新思科技HAPS的神助攻</big></p>
	<p align="right">2024-10-15 12:37</p>
	<p>生成式人工智能、物联网等领域正蓬勃发展，对先进RISC-V内核IP的需求也迅速攀升。技术发展日益以软件为驱动力，行业已经从&ldquo;先硬件后软件&rdquo;模式转变为&ldquo;以应用为主导&rdquo;的新范式，尤其是在人工智能领域，大型语言模型正扮演关键角色。这一转变使包含高度可配置指令集架构（ISA）的RISC-V得到了行业青睐。<br />
<p align="center"><img src="https://nimg.ws.126.net/?url=http%3A%2F%2Fdingyue.ws.126.net%2F2024%2F1015%2Fffae208dj00sldpy800l9d000p000gop.jpg&amp;thumbnail=660x2147483647&amp;quality=80&amp;type=jpg" /></p><br />
这种灵活性非常关键，可以让开发者根据特定的软件需求定制指令集，从而优化执行、功耗和带宽。为满足日益增长的需求，由新思科技、SiFive等组成的强大半导体公司生态系统正积极开发RISC-VIP内核。该生态系统提供一系列产品，帮助客户自行构建RISC-V实现方案，通过定制指令集确保特定应用实现优异性能。RISC-V内核的微调和适应能力在多个细分市场中表现出显著优势。<br />
虽然人工智能是RISC-V普及的主要驱动因素，但其应用已扩展到面向多种不同产品的通用处理器，甚至是64位处理器。通用处理器市场面临激烈竞争，RISC-VIP提供商正与老牌厂商展开正面交锋。这种竞争不仅推动了创新，也为客户提供了更多处理器IP选项，最终促进了整个行业的发展。<br />
SiFive提供了广泛的RISC-V核心IP产品组合，涵盖了简单的嵌入式微控制器到高端64位应用处理器内核。在本文中，我们将围绕SiFive产品组合、新思科技HAPS原型验证系统展开讨论，并介绍双方如何共同实现每天一万亿次验证周期。<br />
SiFive的先进RISC-V处理器产品组合<br />
在开发和验证领域，速度至关重要。因此，SiFive设计了一个创新开发环境，能够快速制作满足客户特定需求的CPU，并为每款CPU开发了配套编译器。然而，面对如此庞大而多样化的产品组合，验证和软件确认构成了重大挑战。<br />
SiFive开发经理 Rajesh Ramalingam Varadharajan 表示，SiFive独特的设计方法使我们能够构建出色的RISC-V产品组合，为客户提供广泛的产品和选项。客户的产品质量要求很高，因此在确保产品可投入生产方面，我们必须高度重视验证和确认工作。我们使用FPGA原型验证进行各种验证任务，包括功能验证、回归测试和整个软件堆栈的全面验证。我们的每个RISC-V IP都在Linux操作系统的真实软件工作负载下经过了大量测试。<br />
为了解决超快速验证的需求，SiFive选择了新思科技HAPS原型验证系统，其市场主力型号HAPS-100 4F配备了四个FPGA，可以独立配置为一个、两个或四个FPGA使用。例如，仅为小型RISC-VIP配置一两个FPGA，而为较大型RISC-V IP配置四个FPGA。<br />
目前，SiFive使用了数十个HAPS-100 4F单元，每个单元包含四个FPGA，每个FPGA每天可以执行大约8640亿个周期，这意味着SiFive的带宽达到每天数万亿个周期。这进而使其能够支持多种配置，满足各类客户的不同RISC-V设计需求。<br />
RISC-V编译验证和认证<br />
除了RISC-V内核的设计工作之外，SiFive还致力于为每个RISC-V架构开发软件编译器。他们利用HAPS进行功能验证、软件验证和RISC-V性能认证。<br />
在开发早期阶段，对于基于Imperas技术（现已成为新思科技旗下品牌）的快速处理器等虚拟RISC-V模型来说，虽然在虚拟环境中运行也很有价值，但编译软件开发阶段要求准确表示CPU，而这只能通过RTL描述来实现。经多方面验证，HAPS原型验证系统成为了快速执行RTL代码的理想平台。SiFive广泛使用HAPS原型验证系统对其RISC-V内核进行全面测试，以满足Brython、SPEC等CPU基准测试的要求，确保其性能符合认证标准。<br />
最后，HAPS支持在编译期间插入调试探针。SiFive利用这一功能，在操作系统运行过程中识别和调试功能故障，通过策略性地部署断言以在特定事件发生时触发，并捕获样本以分析潜在问题。这种方法比使用RTL仿真的速度更快。虽然新思科技VCS等RTL仿真很适合检测功能错误，但对于此场景而言，操作系统启动时间太长了。HAPS原型验证系统则可以满足对执行速度的基本要求。<br />
RISC-V内核IP的未来<br />
现代软件应用（尤其是人工智能）的需求不断发展，推动了对先进的RISC-V内核IP和快速芯片验证解决方案的需求。RISC-V的灵活性和可配置性使其成为优化各种应用性能的理想选择。<br />
对于大量不同内核的IP验证和软件验证问题，可利用可扩展原型平台加以解决。凭借超快速表现，新思科技基于FPGA的HAPS平台帮助SiFive取得了成功，执行了数万亿次验证周期，最终实现了高投资回报率。即将推出的新一代RISC-V内核将比前代产品更庞大、更复杂，原型设计需求也将随之增加，以应对可能出现的大量错误和相应的测试周期需求。为解决这种复杂性，SiFive将连接多个HAPS平台，满足在更复杂的RISC-V内核上运行验证周期的需求。<br />
凭借强大的IP提供商生态系统，在竞争激烈的市场格局下，RISC-V有望保持增长势头并推动技术领域持续创新。新思科技将携手SiFive及更多客户，继续加速突破RISC-V技术极限。<br />
【来源：爱集微】<br /></p>
		<p><a href="https://wap.ikanchai.com/?action=comment&amp;contentid=602559">共有评论0条</a></p>
	<p>
	<p>相关推荐</p>
		<a href="https://wap.ikanchai.com/?action=show&amp;contentid=564157">芯片设计初创公司SiFive裁员20% 此前估值25亿美元</a><br />
		<a href="https://wap.ikanchai.com/?action=show&amp;contentid=447414">传英特尔收购SiFive谈判破裂 后者有意另寻外部资金</a><br />
		</p>
<p><anchor title="返回"><prev/>&lt;返回</anchor><br /><br /><a href="https://wap.ikanchai.com/" title="返回首页">&lt;返回首页</a></p>
<p align="center">Copyright CmsTop.com<br />2026年04月15日 15:39:38</p></card>
</wml>